



Tokyo Tech

平成27年11月30日

報道機関各位

東京工業大学広報センター長

大谷 清

## MEMS 構造を CMOS-LSI と一体化した加速度センサー開発 —超小型で 1G 以下の高分解能検知を実現—

### 【要点】

- 高分解能 MEMS 加速度センサーを CMOS-LSI 直上に 1 チップ集積
- 高分解能加速度センサーの小型化・汎用化を実現

### 【概要】

東京工業大学異種機能集積研究センターの益一哉センター長（教授）と山根大輔助教、町田克之連携教授は東京大学先端科学技術研究センターの年吉洋教授、NTT アドバンステクノロジー（NTT-AT、木村丈治社長）と共同で、超低雑音特性を有する MEMS（用語 1）加速度センサーをセンサー回路からなる CMOS-LSI（用語 2）の直上に集積化することに成功した。これにより、従来の MEMS 技術では困難だった 1G（重力加速度）以下の高分解能検知をワンチップの MEMS センサーで実現した。

同研究グループはこれまでに金を材料として MEMS 加速度センサーの錘（おもり）を 10 分の 1 以下に小型化、さらに MEMS 構造を LSI 上に集積する作製法を開発し、センサーの小型化と寄生容量低減による高性能化を提案した。こうした実績をもとに今回は MEMS 構造を CMOS-LSI 上に初めてワンチップ集積化し、その基本性能を実証した。

高分解能加速度センサーの小型化・汎用化における革新的な技術であり、医療・ヘルスケア、インフラ診断、移動体制御、ロボット応用など様々な動き検知用途において新しいデバイス・システム開発につながると期待できる。

研究成果は 11 月上旬に韓国の釜山で開催された国際会議「IEEE SENSORS 2015」で発表した。この研究は科学技術振興機構（JST）CREST の支援を受けた。

### ●研究成果

東工大の益教授らの研究グループは、高密度材料 MEMS 技術による MEMS センサーの高性能化技術、および多種多様な MEMS センサーを集積回路上に作製する独自技術をこれまでに開発している。今回はこれらの技術を発展させ、CMOS-LSI 直上に超小型・超高分解能 MEMS 加速度検出デバイスをワンチップ集積化することで、MEMS 加速度センサーの小型化と分解能向上の両立に成功した。

具体的には、静電容量型 MEMS 加速度センサーの小型化と高分解能を両立するため、高密度の金を錘に用いた小型・高分解能の MEMS デバイスを CMOS-LSI 上にワンチップ集積化した。これにより、従来の MEMS 加速度センサーと同等のサイズで 1G 以下の高分解能検知を実現可能とした。今回の研究では MEMS と CMOS-LSI の集積化に半導体微細加工技術と電解金めっきを用いており、超小型・超高分解能加速度センサーの汎用化技術として期待できる。




図 1 : チップ写真




図 2 : デバイス断面図

## ●研究の背景

加速度センサーの検出性能は錘の質量に比例するため、錘サイズ小型化と検出分解能向上にトレードオフが生じる。従来のシリコン MEMS 加速度センサーは、高い検出分解能を得るために錘サイズが増大し、小型化が困難だった。また、汎用的な静電容量型加速度センサーを用いて微小加速度を検出する場合、寄生容量を大幅に低減する必要がある。しかし、シリコン MEMS 技術では錘サイズが大きく、センサー回路からなる LSI と集積する際に寄生容量が増大する課題があった。

## ●今後の展開

超小型・超高分解能の小型加速度センサーの実現は、様々な動き検知用途においてブレイクスルーとなる。特に医療・ヘルスケア、インフラ診断、移動体制御、ロボット応用などにおいて新しいデバイス・システム開発につながると期待できる。さらに近年、多種多量のセンサーをヒトやモノのあらゆる情報取得に適用する技術開発が世界的に盛んであることから、動き検知に必要な加速度センサーの小型・高性能化を可能にする今回の研究成果は非常に有用であるといえる。

### 【用語説明】

- (1) **MEMS** (Microelectromechanical Systems、微小電気機械素子)：半導体微細加工技術を利用して製造したマイクロメートル寸法の三次元電子・機械デバイスの総称。現在、民生用加速度センサーの大半はシリコンを材料とした MEMS 素子で作製されている。
- (2) **CMOS** (Complementary Metal-oxide Semiconductor、相補型金属酸化膜半導体) LSI (Large-Scale Integration：大規模集積回路)：金属酸化膜半導体電界効果トランジスタを相補形に配置したゲート構造。現在の微細集積回路で最も基本的な能動素子。LSI は半導体集積回路のうち、素子の集積度が 1000 個～10 万個程度のもの。半導体集積回路一般を指す場合にも用いられる。

### 【問い合わせ先】

東京工業大学 精密工学研究所 極微デバイス部門助教 山根大輔

Email:yamane.d.aa@m.titech.ac.jp TEL:045-924-5031 TEL(携帯):080-2066-3495

### 【取材申し込み先】

東京工業大学 広報センター

Email: media@jim.titech.ac.jp TEL: 03-5734-2975 FAX: 03-5734-3661