



東京工業大学 WOW アライアンスと成功大学、 BBCube に基づく三次元集積技術に向けた技術協力に合意

— 次世代三次元積層半導体技術の社会実装を加速 —

【要点】

1. 東京工業大学 WOW アライアンスと台湾国立成功大学（以下、成大）とが、BBCube に基づく次世代三次元集積技術の社会実装（実用化）に向けた技術協力に合意。
2. 東工大 WOW アライアンスに成大が加盟。次世代三次元技術の研究開発を推進し、成大内での試作ラインの構築・運用、人材育成を実施。
3. 成大は株式会社テック・エクステンション（以下、TEX。東工大大場隆之特任教授が設立）と BBCube ビジネスアライアンスを締結。BBCube 技術のプラットフォームである WOW 技術と COW 技術を TEX が成大に技術移管。
4. 東工大 WOW アライアンスと日台 BBCube ビジネスアライアンスを通じて半導体サプライチェーンを強化。ポスト微細化としての次世代三次元集積技術の社会実装が大きく前進。

【概要】

東京工業大学 **WOW アライアンス**（用語 1）は、台湾国立成功大学（以下、成大。用語 2）と **BBCube**（**Bumpless Build Cube**、用語 3）に基づく次世代三次元集積技術（用語 4）の社会実装（実用化）に向けた技術協力に合意しました。次世代三次元集積に対する日台アカデミアのアライアンスは初めての試みであり、今後は BBCube ビジネスアライアンスを通して量産化の実現に向け、計画を進めます。成大は東工大 WOW アライアンスに加盟し、次世代三次元技術の研究開発を行うとともに、成大内に BBCube 試作ラインを構築・運用し、併せて人材育成を実施する予定です。

成大では、東工大 科学技術創成研究院 大場隆之特任教授の設立した株式会社テック・エクステンション（以下、TEX）と BBCube ビジネスアライアンスが締結され、BBCube 技術のプラットフォームである **WOW 技術**（用語 5）と **COW 技術**（用語 6）が TEX から技術移管されます。この技術移管では、これまで東工大 WOW アライアンスで得られた成果をもとに、プロセス・装置・材料が利用されます。

現在、東工大 WOW アライアンスには多くの大学、関連企業などが参画し、次世代半導体三次元技術の研究開発を行っています。最先端半導体が抱える課題、すなわち原子レベルの見えない欠陥(*invisible defect*)の増加で歩留まりが飽和する時代を迎え、COW によるチップレット集積と WOW ウエハ積層技術が一層重要になります。今回の日台連携は、これらのニーズに対して応えるものであり、プロダクトアウトとマーケットインをシームレスにし、半導体サプライチェーンが強化されるとともにポスト微細化としての三次元集積技術の基礎開発と社会実装が大きく前進することが期待されます。今後 2023 年末までには、成大に研究開発の試作ラインを立ち上げ、BBCube のプラットフォームである WOW 技術と COW 技術が順次適用される予定です。

【スキーム】 WOW アライアンスおよび BBCube ビジネスアライアンス




図1 WOW アライアンスと BBCube ビジネスアライアンス

東工大 WOW アライアンスは研究成果を社会実装（実用化）する事を目的とし、東工大発ベンチャーとして TEX を 2018 年に設立しました。今回新たに、TEX が成大産学創新總中心（Innovation Headquarters）とビジネス協定を締結し、成大に BBCube ビジネスアライアンスを設立します（図 1）。東工大 WOW アライアンスで創成された研究成果は、同社傘下の台湾梯意愛克思股份有限公司（TEX Taiwan）を通じて提供されます。

BBCube ビジネスアライアンスには、後工程製造受託企業（OSAT: Out-sourced Semiconductor Assembly and Test）、デバイス製造企業などの参加を予定しており、より一層の社会実装に向けた加速が期待されます。

また、成大の敷地内に BBCube アーキテクチャーに基づく WOW/COW 技術の試作開発用ラインを構築し、2022 年末から始まるフェーズ 1 では装置実装に合わせた研究プログラムに沿って研究開発を行い、2024 年度にはフェーズ 2 として一貫ラインとなる設備の充実を行います。この一貫ラインでは、チップレットの集積をウエハスケールかつワンストップで行うことができるため、フロントエンドのみならず、バックエンドにわたりシームレスに検証することができます。




BBCube Era




Tera-byte BBCube on Your Finger


For the cost minimize with high energy efficiency, "Miniaturizing" and "Wafer-scale 3D Process" will be required.



BBCube 3D



BBCube 3D



Conventional 2.5D

BBCube = Bumpless Build Cube
Design-Process-Thermal Co-Optimized
300mm Wafer Process
WOW and COW Integration
Parallel-High-Dense Bumpless Interconnects
Ultra-Thinning <10μm

WOW Confidential and

図2 システムの小型化を可能にする BBCube アーキテクチャー

WOW アライアンスで開発した BBCube では、すべての構成デバイス (メモリ、CPU、コンデンサなど) に対し配線を最短で行うことができます (図 2)。例えば、コンデンサとデバイスの距離は、ミリメートルからマイクロレベルに短縮することができます。WOW アライアンスでは熱設計も含め、親指サイズのさらなる小型化を目指して設計・プロセス・装置・材料の協調開発を進めています。

High BW with Lowest Energy by BBCube






図3 ビット伝送当たりの消費エネルギーと伝送帯域の関係

さらに、サーバーなどハイエンドに利用されている HBM (用語 7) の消費エネルギーは、従来の DDR5 (用語 8) に比べ約 5 分の 1 まで小さくなります。BBCube を利用した 2.5D や 3D では、伝送帯域を毎秒テラバイトとしても、ビット当たりの伝送エネルギーが HBM に比べ一桁小さく、システムの消費電力は世界最小 (<10W) になります (図 3)。


Bumpless High Density Interconnects



Ultra Thinned Wafer



TSV Interconnect



Stacked 6 Si Layer

Ultra Thinning and Bumpless TSVs Fabricated by WOW and COW Technologies

WOW Confidential and Propriety

図4 Wafer 薄化技術と TSV による上下配線技術

従来は、電極部にメッキで形成した配線接続のための突起状のバンプ電極があり、バンプの抵抗と高密度化が障害となり高速化と積層化の課題になっていました。

BBCube のようにバンプを使わないバンプレス技術は、このような課題を解決することができます。WOW アライアンスではウエハをミクロンレベルまで薄くする薄化技術や、上下配線を TSV (用語 9) で直接接続しウエハを何枚も積層できる技術を開発しています (図 4)。この技術を DRAM に応用すると、積層数とともに大きなメモリ容量が実現できます。これは特に膨大なメモリ空間を必要とする AI に応用することができます。同アライアンスでは、バンプレス COW も開発しており、バンプレスでチップとウエハを上限配線することができます。これにより異なるデバイスを組み合わせたチップレット集積が可能になります。

BBCube システムのバンプレス配線はチップ間の上下配線にバンプを用いず最短で接続する技術です。バンプを用いない分、抵抗、電気容量が小さくなり、さらにウエハの超薄化技術 (Si 厚さ < 4 ミクロン) を利用することで、TSV の配線長はウエハ厚さとなり、さらに電気特性が改善されます。バンプの制約がなくなるため、TSV の配線密度はリソグラフィの進化とともに高密度にすることができ、従来課題となっていたチップ面積における TSV の専有面積が小さくなります。このためチップ内で分散配置することでチップとチップの上限配線を並列で行うことができます。

DRAM チップでは、メモリをチップ内で分割し並列で上下配線すれば、従来チップ平面上で行っていた長距離信号伝送や電力供給を分割数にしたがい並列かつ短距離で上下接続ができます。この並列性から、伝送速度を低くしても同じ伝送帯域を維持しながら消費電力を低くすることができます。

高密度バンプレス TSV のもう 1 つの利点は、熱の散逸が良くなることです。従来、長い TSV 配線とバンプで積層とともにチップ内部の温度が上昇して温度による積層限界がありましたが、同技術を利用す

ることで積層限界が大幅に緩和されます。

【今後の予定】

- 2022 年末から 2024 年初めにクリーンルームの構築、設備選定を実施（フェーズ 1）
- 2024 年度には、研究開発の試作一貫ラインを構築（フェーズ 2）
- 2025 年度から、ウエハ投入量に合わせた量産化
- 日台の半導体関連産業に対して、試作ラインを通じて BBCube 技術の主要技術を提供

【用語説明】

- (1) **WOW アライアンス**：東京工業大学 科学技術創成研究院 異種機能集積研究ユニット（大場研究室）が中心となって運営される産学研究プラットフォーム。半導体関連の設計・プロセス・装置・材料などを手がける企業、および研究機関によって構成される。三次元開発としては国内唯一 300 ミリウエハを利用した実証開発、高度かつ簡便なウエハの薄化技術・積層技術を持ち、バンプレス TSV 配線を用いた三次元化技術を世界で初めて開発に成功した。
- (2) **台湾国立成功大学**：1931 年に創設された国立総合大学であり、台湾中南部で最難関大学として知られ、指定国立研究大学 6 校の 1 つである。英語：National Cheng Kung University (NCKU)、公用語表記：国立成功大學（Wikipedia 日本語版「国立成功大学」より引用）。東工大と成大は、1997 年 11 月に学術交流協定を締結している。
- (3) **BBCube (Bumpless Build Cube)**：従来の平置きチップレットを三次元でコンパクトにまとめ、バンプを利用しないでシステムの小型化を可能にするアーキテクチャー。
参考：Ohba, T.; Sakui, K.; Sugatani, S.; Ryoson, H.; Chujo, N. Review of Bumpless Build Cube (BBCube) Using Wafer-on-Wafer (WOW) and Chip-on-Wafer (COW) for Tera-Scale Three-Dimensional Integration (3DI). *Electronics* 2022, 11, 236. <https://doi.org/10.3390/electronics11020236>
- (4) **次世代三次元集積技術**：ウエハレベルで三次元集積を行う次世代半導体技術。WOW アライアンスが保有する超薄化技術、バンプを除いた垂直配線技術で半導体の三次元集積を行い、従来よりも高性能・低消費電力を実現することができる。またサーバーなどの大規模演算デバイスだけでなく、搭載される異種機能デバイスシステムの超小型化が可能になる。
- (5) **WOW 技術**：Wafer-on-Wafer 技術の略で、ウエハ上にウエハを接合しながら接続配線し、何枚も積み上げることができる積層技術。DRAM など同一チップサイズのウエハ積層の生産性向上に大きく寄与する。
- (6) **COW 技術**：Chip-on-Wafer 技術の略で、チップレットをウエハ上に接合しながら WOW 技術で接続配線する技術。チップをウエハ上に接合することにより、以降の半導体製造工程において、各種ウエハプロセス装置を用いた高精度な加工が行えるようになる。
- (7) **HBM**：High Bandwidth Memory の略。JEDEC が規格化した、Through Silicon Via (TSV)技術によるダイスタッキングを前提としたメモリ規格。（Wikipedia 日本語版「High Bandwidth Memory」より引用）
- (8) **DDR5**：DDR5 SDRAM (Double Data Rate 5 Synchronous Dynamic Random-Access Memory)の略。半導体集積回路で構成される DRAM の規格の一種であり、複数の DRAM チップをプリント基板上に

搭載したメモリモジュール（DIMM=Dual Inline Memory Module）として、コンピュータの主記憶として利用される。前世代の DDR4 SDRAM と比較して、DDR5 は消費電力を削減しつつ帯域幅が 2 倍になる。（Wikipedia 日本語版「DDR5 SDRAM」より引用）

- (9) **TSV** : Through-Silicon-Via の略で、シリコン（Silicon）ウエハを貫通（Through）させて開けた接続孔（Via : ビア）。上下に積層したチップを、埋め込み配線によって接続させる。最近では、シリコン材料以外にも配線するため、前工程における垂直配線（vertical interconnects）と言い換えることができる。

【問い合わせ先】

東京工業大学 科学技術創成研究院 異種機能集積研究ユニット

秘書 沼澤文恵、技術 福田匡志

Email: numazawa.f.aa@m.titech.ac.jp、fukuda.t.an@m.titech.ac.jp

TEL: 045-924-5866

【取材申し込み先】

東京工業大学 総務部 広報課

Email: media@jim.titech.ac.jp

TEL: 03-5734-2975 FAX: 03-5734-3661