CMOS ロジックの消費電力を大幅に削減する新しいデバイス・回路技術確立

【要点】

• 不揮発性磁気抵抗メモリの技術を応用して，スピントランジスタの機能を回路的に再現できる擬似スピンMOSFET の技術を開発．
• 擬似スピンMOSFET を用いて，高効率にCMOS ロジックのスタンバイ電力を削減できる回路（不揮発性SRAM，不揮発性フリップフロップ）・アーキテクチャ技術（不揮発性パワーゲーティング）を開発．

【概要】

　東京工業大学の菅原聡准教授，周藤悠介特任助教，山本修一郎助教らは，科学技術振興機構戦略的創造研究推進事業（CREST）の支援を受け，不揮発性磁気抵抗メモリ（MRAM）の技術を応用したスピントランジスタ（擬似スピンMOSFET）とこれを応用したCMOS ロジックのスタンバイ電力削減回路・アーキテクチャを開発した．
最先端のナノスケールMOSFETを用いた擬似スピンMOSFETの高精度シミュレーションによる性能の定量評価技術および設計技術を開発し，このシミュレーション技術により，擬似スピン MOSFET を用いて構成できる不揮発性SRAM・不揮発性フリップフロップの設計・駆動方式に関する回路技術，およびこれらの記憶回路を用いて実現できる不揮発性パワーゲーティングによるスタンバイ電力削減アーキテクチャを開発した．本技術によって従来のCMOS 技術のみでは達成できない高効率のスタンバイ電力の削減が可能であることを明らかにした．この擬似スピン MOSFET による不揮発性パワーゲーティング技術はCMOS ロジックのメインストリームであるマイクロプロセッサやシステムオンチップ（SoC），さらにはFPGA（プログラム可能なゲートアレイ）に搭載が可能である．
この研究成果は，１２月１０日から米国サンフランシスコで開催される米国IEEE学会主催の電 子デバイス技術に関する世界最高峰の国際会議IEDM で発表する．

詳細はこちら⇒ プレスリリースPDFファイル

その他の研究成果はこちら⇒ 研究成果一覧