CMOS/スピントロニクス融合技術を用いた新しい低消費電力技術を開発

【要点】

• 擬似スピンMOSFETを用いれば，回路性能や安定性を劣化させることなく不揮発性SRAMや不揮発性フリップフロップといった不揮発性双安定回路を実現できる．
• 擬似スピンMOSFETを用いた不揮発性SRAMと不揮発性フリップフロップを用いれば，CMOSロジックの性能劣化を生じることなく，不揮発記憶を活用したスタンバイ電力削減アーキテクチャ（不揮発性パワーゲーティング）を実現できる．
• 不揮発性SRAMと不揮発性フリップフロップを用いた不揮発性パワーゲーティングの電力削減効率は，擬似スピンMOSFETの制御のみならず，電源遮断時のリーク電流にも強く依存することを明らかにして，不揮発性パワーゲーティングの設計論を確立した．
• 不揮発性パワーゲーティングを用いれば，従来のCMOS技術では達成できない高い効率でスタンバイ電力を削減することが可能になる．

【概要】

　東京工業大学の菅原聡准教授，周藤悠介特任助教，山本修一郎助教らの研究グループは，神奈川科学技術アカデミーと共同で，CMOS/スピントロニクス融合技術を応用した擬似スピンMOSFETを用いて構成できる不揮発性SRAM（NV-SRAM）および不揮発性フリップフロップ(NV-FF)の開発を行った．高精度回路シミュレーションから，擬似スピンMOSFETを用いたこれら記憶回路の優位性・有用性と，不揮発性パワーゲーティング（NVPG）と呼ばれる究極のスタンバイ（待機時）電力削減アーキテクチャへ応用した場合の効果と設計指針を明らかにした． 　この研究成果は，１２月１０日から米国サンフランシスコで開催される米国IEEE学会主催の電子デバイス技術に関する世界最高峰の国際会議IEDMで発表する．

詳細はこちら⇒ プレスリリースPDFファイル

その他の研究成果はこちら⇒ 研究成果一覧